集運王香港 > 模擬技術 > 正文

跨時鐘域控制信號傳輸設計方案

2020年10月16日 15:47 次閲讀

1、跨時鐘域與亞穩態

跨時鐘域通俗地講,就是模塊之間有數據交互,但是模塊用的不是同一個時鐘進行驅動,如下圖所示:

左邊的模塊1由clk1驅動,屬於clk1的時鐘域;右邊的模塊2由clk2驅動,屬於clk2的時鐘域。當clk1比clk2的頻率高時,則稱模塊1(相對於模塊2)為快時鐘域,而模塊2位為慢時鐘域。根據clk1和clk2是不是同步時鐘,可以將上面的跨時鐘域分為跨同步時鐘域(clk1與clk2是同步時鐘)和跨異步時鐘域(clk1和clk2不是同步時鐘)。根據信號是控制信號還是數據信號可以分為跨時鐘域的控制信號傳輸和數據信號的傳輸。

在跨時鐘域的信號傳輸過程中,可能出現亞穩態的情況,這個時候,需要同步器進行同步,減小亞穩態傳播下去的概率;注意這裏的同步器只能減少亞穩態往下傳播的概率,如果產生亞穩態,亞穩態恢復穩定後的電平不一定是正確的電平,如果穩定後的電平是錯誤的,那麼就很有可能引起後面的邏輯的錯誤,這是需要強調的;當然,一般情況下(我這裏是説一般情況)很少發生亞穩態,不然後面的邏輯豈不是要掛?

根據上面的內容可知,跨時鐘域可能需要同步器來抑制亞穩態的往下傳播的概率,根據情況的不同需要不同的同步器,大致情況如下所示:

跨同步時鐘域快時鐘域到慢時鐘域控制信號傳輸

跨異步時鐘域慢時鐘域到快時鐘域數據信號傳輸

·跨同步時鐘域下,快時鐘域到慢時鐘域的控制信號傳輸;

·跨同步時鐘域下,慢時鐘域到塊時鐘域的控制信號傳輸;

·跨同步時鐘域下,快時鐘域到慢時鐘域的數據信號傳輸;

·跨同步時鐘域下,慢時鐘域到塊時鐘域的數據信號傳輸;

·跨異步時鐘域下,快時鐘域到慢時鐘域的控制信號傳輸;

·跨異步時鐘域下,慢時鐘域到塊時鐘域的控制信號傳輸;

·跨異步時鐘域下,快時鐘域到慢時鐘域的數據信號傳輸;

·跨異步時鐘域下,慢時鐘域到塊時鐘域的數據信號傳輸;

看着這八大類型,心裏就虛,但是這裏先劇透一下,在數據的傳輸(主要是多位數據的傳輸)裏面,無論是跨同步還是跨異步,主要(注意是主要)都是使用比較大的同步隔離器,進行隔離緩衝數據,比如FIFO、RAM;因此一般就會分為控制信號(一般是1位信號)和數據這兩種情況設計同步器。跨時鐘域的數據傳輸我們放在最後講。今天主要整理跨時鐘域的控制信號傳輸。

我在前面的一篇博客中説到了同步電路與異步電路的區分://www.cnblogs.com/IClearner/p/6440488.html。這裏我們要隨機應變,在這裏更新一下傳統同步時鐘的概念:系統中的多個時鐘,如果他們的邊沿相對的時間差固定(或者説相位固定),那麼就屬於同步時鐘。它們可以是不同時鐘源產生的,但是通過鎖相環把它們之間的相位進行固定,因此是同步時鐘。它們可能是同一時鐘源產生的,但是經過分頻之後,它們之間的相位隨着初始相位和時間變化,這類時鐘可以叫他同步時鐘,但是從這個傳統的概念出發,這就是異步時鐘(這個與我上面的那篇博客不一樣,要注意),在處理上當做異步時鐘進行處理。好了,説了這麼多,接下來我們就根據時鐘的分類來進行説説吧。

2、跨同步時鐘的控制信號傳輸

(1)同頻同相位的兩個同步時鐘:

波形如下所示:

這兩個時鐘可以看做是同一個時鐘,也就是單時鐘設計,允許有1個時鐘的週期進行傳輸數據,因此只要滿足普通的同步電路設計要求(滿足建立時間和保持時間,控制信號的傳輸延時要在一定範圍內)就可以了,不會出現亞穩態,也不會出現數據丟失的情況,一般不需要同步器。

(2)同頻不同相位的兩個同步時鐘

波形如下所示:

這個固定的相位可以看成是時鐘的偏移,允許的傳輸時間小於一個時鐘週期,但是隻要滿足控制信號的輸出是在clk1的控制下進行翻轉的,因此只要滿足同步設計的一般要求(滿足建立時間和保持時間,控制信號的傳輸延時要在一定範圍內),就可以滿足時序,不會出生亞穩態,也不會出現數據丟失的情況,因此一般不需要同步器。

(3)不同頻,但是存在整數倍的關係

假設沒有初始相位差(或者即使有初始相位差固定,也可以通過後期修復),clk1的時鐘頻率是clk2的3倍。

·當從快時鐘域跨到慢時鐘域時(也就是控制信號從clk1的模塊傳輸到clk2的模塊),波形如下所示:

如果是clk1在第2個上升沿進行發送信號,只要控制信號在3個clk1的週期內到達,就不會出現亞穩態;。。.如果clk1在第4個上升沿進行發送信號,就需要控制信號在1個clk1的週期內到達,就不會出現亞穩態。因此只要控制信號從發送時鐘域出發到達目的時鐘域的時間小於clk1的時鐘週期,就不需要同步器;一般情況下,控制信號是觸發器觸發,觸發器捕獲,一般滿足這個關係,如下所示:

然而需要注意的,這個是從快傳到慢,慢時鐘域可能會採樣不到控制信號從而丟失控制信號,也就是説,我控制信號在從clk1跑到clk2,並且保持一個時鐘(clk1)週期,但是你clk2的時鐘沿還沒有來,等到clk2的上升沿來了,我這個控制信號就已經更新(或者失效)了,上面恰好在時鐘clk2上升沿的前一個時鐘週期clk1發出信號才採到,如果不是那個時候發送,就會丟失控制信號,如下所示:

在第2個時鐘沿發送信號的時候,只持續了一個時鐘週期,因此clk2捕捉不到(這樣就是功能性錯誤了,不單單是時序上的亞穩態而已了);只有在第4個時鐘沿的時候發送控制信號,clk2才捕捉得到。因此我們就需要把這個控制信號的週期延遲到clk1週期的3倍,這個可以通過計數器或者狀態機進行實現,延長後的波形如下所示:

可見,這時候不論在上面時候進行發送數據,clk2都能捕捉得到。

因此一般情況下不需要同步器,但是需要把快時鐘域的控制信號根據進行延長合適的時間(根據時鐘之間的倍數關係進行確定,控制信號的長度要≥捕獲時鐘的週期,一般取1.5倍,上圖只是1倍),避免慢時鐘域丟失信號。

·當慢時鐘到快時鐘域時(也就是控制信號從clk2的模塊傳輸到clk1的模塊),波形如下所示:

很顯然,快時鐘能夠採樣得到慢時鐘的控制信號,而且採樣了三次,輸出為:

Clock2的控制信號就達到了clk2週期的3倍,如果只需要1個clk週期的控制信號,可以通過上升沿檢測電路實現,其輸出波形如下所示:

3、時鐘同源,週期之間非整數倍的跨時鐘域

當兩個時鐘都來源於同一個時鐘,經過PLL分頻之後,產生兩個時鐘時鐘,一個時鐘是另外一個時鐘的非整數倍,相位是隨時間變化的。在這種情況下,我們可以把這兩個時鐘當做同步時鐘,也可以當做異步時鐘;在傳統的設計中,這樣的時鐘會當做異步時鐘進行處理。下面我們就來看看這樣的時鐘處理要不要加同步器吧。

假如時鐘源的時鐘頻率為clk,經過PLL後,產生一個時鐘clk1和一個時鐘clk2:

假設clk1是快時鐘,clk2是慢時鐘。由於控制信號僅僅在兩個時鐘域的觸發器之間傳輸,觸發器之間不存在任何邏輯,因此控制信號從發送觸發器到捕獲觸發器的時間很小,假設為tps,當發送沿與捕獲沿之間的間距大於tps,就不會產生亞穩態(理論情況,不考慮時鐘偏移、翻轉等因素)。當clk1的頻率不是clk2的整數倍的時候,他們的相位是隨着時間的改變而改變的,在知道了clk1和clk2的頻率後,就可以知道理論下clk1和clk2的相位關係,那麼就會有下面的情況:

(其實也就分為要不要加同步器的的情況)

(1)(跨時鐘域無論是快到慢還是慢到快)兩個時鐘存在最小相位差,且最小相位差大於t。如下所示:

這裏的這種情況下,時鐘最小最小的相位差T》t,也就是説,控制信號不會違反捕獲寄存器的建立時間和時間。需要注意的是,這是快時鐘到慢時鐘域的控制信號傳輸,要防止信號丟失的情況,也就是需要將控制信號延長到一定的長度。

從慢時鐘到時鐘的波形就不畫了,但是主要符合兩個時鐘(無論是快到慢還是慢到快)存在最小相位差,且最小相位差大於t,就不會違反建立時間和保持時間,基本不會產生亞穩態。因此在這種情況下,是不需要同步器的。

(2)(跨時鐘域無論是快到慢還是慢到快)兩個時鐘中,發送沿到接收沿的相位很窄,小於t,也就是違反捕獲寄存器的建立時間和保持時間,但是下一次的發送沿到接收沿的相位很大(不違反捕獲寄存器的建立時間和保持時間)的情況,如下所示:

在相位小的地方,建立時間不足,引起了亞穩態,這時候就要上我們的同步器了,這裏隆重推出我們的同步器——雙D觸發器,其電路圖如下所示:

要注意,其中間不能有任何組合邏輯,電路圖與對於的時序關係如下所示(代碼就不寫了,電路簡單):

再次強調,雙D觸發器(觸發器鏈)只能抑制亞穩態往下傳輸(或者減小其往下傳輸的概率),並不一定能夠同步正確的控制信號的值,這與亞穩態穩定後的值有關,上圖中一級觸發器的亞穩態穩定後的值恰好是高電平,因此二級觸發器採樣後的輸出值為高電平。如果上圖中一級觸發器的亞穩態穩定後的值是低電平,那麼二級觸發器採樣後的輸出值將為低電平,也就是輸出了錯誤的控制信號。

這裏再囉嗦一下,在這種情況下(也就是有亞穩態的情況下),從慢到快,只有亞穩態的問題;而從快傳輸到慢,不僅有要抑制亞穩態往下傳播的問題,還有控制信號丟失的問題,這裏就需要延長控制信號的長度或者採取其他措施(後面會講)。

(3)兩個時鐘相鄰的幾次發送沿和接收沿的相位差都很小的情況,如下圖所:

這種情況可以説就基本是異步時鐘域之間的控制信號傳輸了,在這種情況下,必定要加觸發器鏈同步器,抑制亞穩態往下傳播。跟前面的情況一樣,從慢到快,只有亞穩態的問題;而從快傳輸到慢,不僅有要抑制亞穩態往下傳播的問題,還有控制信號丟失的問題,這裏就需要延長控制信號的長度或者採取其他措施(後面會講)。

4、跨異步時鐘域的控制信號傳輸

其實跨異步時鐘域的波形跟前面的3.(3)類似,只不過兩個時鐘域的時鐘是完全沒有關係的時鐘而已。在這樣的情況下,我們可以採取跟前面類似的方法:首先觸發器鏈抑制亞穩態的傳輸一定是要的,然後是快時鐘到慢時鐘的問題,也就是採樣短脈衝的控制信號問題,除了對控制信號進行延長之外,我們還可以其他的方法,下面就來整理整理吧:

(1)握手/反饋機制

採用握手反饋機制,即可以抑制亞穩態的傳輸,又可以正確地傳輸控制信號。這種握手/反饋機制對所有的跨異步時鐘的控制信號都有用,不過主要用在快到慢時鐘、易產生亞穩態的情況。説了那麼多,都沒有實在的,下面就來看點實在的吧——握手/反饋機制電路圖:

波形如下所示(手繪。。.。):

其實原理很簡單,當控制信號變高時(adat與adat1),慢時鐘域的觸發器鏈(bdat1和bdat2)進行採樣,採樣得到的高電平(bdat2)後,也就是確認採樣得到控制信號後,再通過觸發器鏈反饋給快時鐘域(abdat1和abdat2),讓快時鐘域把控制信號拉低(拉低的或者處理時長在後面有電路),就完成控制信號的正確跨時鐘傳輸。本來不想寫代碼了的,畢竟有電路了,但是想想還是貼一下代碼吧,畢竟最近整理過程中都沒有寫代碼了,感覺有點生疏了,代碼如下(如果有錯請指出):

當然,在慢時鐘域階段,我們也可以添加邊沿檢測(上升沿)電路,一方面讓輸出只有一個脈衝的控制信號,另一方面準確地進行控制,以防止亞穩態的干擾。

在上面的握手方案中,我們通過反饋信號進行控制信號的延時來讓慢時鐘域充分採樣得到控制信號,本質上是也是對控制信號的延時。這個延時的具體實現,需要對控制信號的產生邏輯進行處理,來滿足延時的要求,如下所示:

除了上面對控制信號處理之外,我們還可以對快時鐘域的時鐘動點手腳,具體電路如下所示:

這裏通過讓快時鐘域觸發器(特指rd_en觸發器)的時鐘停止工作的方式,讓控制信號保持一定的時間。時鐘停止之後,rd_en觸發器的輸出就會保持不變,等到反饋信號回來,告知慢時鐘域採樣得到高電平後,再恢復快時鐘域的時鐘,波形如下所示:

時鐘停止的邏輯電路(類門控電路)的代碼如下所示(代碼如果有錯,歡迎指出):

當然,這是一個組合電路。這樣子會令後面的輸出電路產生毛刺,類似於門控時鐘那樣,於是乎我們就可以使用門控時鐘那樣的技巧,防止輸出產生毛刺。這裏就不詳細説明了。

(2)窄脈衝捕捉電路

前面的控制信號,它都需要反饋信號來把有效拉為無效,可以説這個控制信號是不“自由”的。有時候,我們需要捕捉異步短脈衝控制信號,這個控制信號完全由前面的邏輯電路生成,與我後面的電路信號無關,也就是説沒有反饋信號,你也需要採樣到這個短脈衝控制信號。下面的窄脈衝捕捉電路可以捕捉到快時鐘域產生的異步窄脈衝控制信號,電路如下所示:

波形圖如下所示:

從波形圖中可以知道,這是利用了脈衝信號的上升沿進行輸出脈衝信號,然後通過後面反饋回來的信號進行清零,從而為下一次脈衝控制信號做好準備。需要注意的是,窄脈衝控制信號的產生頻率不能太快,也就是需要等到清零信號無效(三個觸發器的延時)後才能發出下一個脈衝控制信號,不然後面的慢時鐘域採樣電路無法識別兩次控制信號,而只當成一次控制信號處理。代碼根據電路圖寫就好了=。=。

控制信號的跨時鐘域傳輸到這裏就講完了,下面進行總結一下:

·在跨時鐘域的時候,不一定需要跨時鐘域電路(同步器或者握手信號),接近異步時鐘或者就是異步時鐘的時候跨時鐘域就得加上了。

·在慢到快的時鐘域中,加上觸發器鏈基本上就可以了,主要是抑制亞穩態的傳播。

·但是在快到慢的時鐘域中,不僅需要觸發器鏈進行抑制亞穩態的傳播,還要防止慢時鐘域採不到快時鐘域的數據,因此就添加反饋/握手電路(這個反饋信號是指跨時鐘域的反饋信號)。

·在最後,介紹了窄脈衝控制信號捕捉電路,這個電路不需要添加反饋信號,也就是説只要控制信號的頻率不是快,只要有窄脈衝(不是毛刺),就可以捕捉得到,而不需要反饋信號控制脈衝寬度(這個反饋信號是指跨時鐘域的反饋信號,其實還是需要反饋清0的)。
編輯:hfy

下載發燒友APP

打造屬於您的人脈電子圈

關注集運王香港微信

有趣有料的資訊及技術乾貨

關注發燒友課堂

鎖定最新課程活動及技術直播

集運王香港觀察

一線報道 · 深度觀察 · 最新資訊
收藏 人收藏
分享:

評論

相關推薦

RS485方向切換的方案分析

大部分的低成本RS232-RS485轉換器採用了這種方法。具體的實現方法是:把串口的發送信號TX作為....
發表於 2020-10-15 11:20 85次閲讀
RS485方向切換的方案分析

跨時鐘域設計之控制信號傳輸工作原理

跨時鐘域通俗地講,就是模塊之間有數據交互,但是模塊用的不是同一個時鐘進行驅動。
發表於 2020-10-08 17:00 255次閲讀
跨時鐘域設計之控制信號傳輸工作原理

關於彩電CPU與PWM控制信號電路的相互關係

示波器是任何設計,製造或是維修電子設備的必備之物。當今世界瞬息萬變,工程師們需要的工具,快速而精準的....
發表於 2020-10-07 09:18 229次閲讀
關於彩電CPU與PWM控制信號電路的相互關係

超聲波放大電路測距採用了單片機編程技術?

由於本系統只需要清楚機器人前方、左方、右方是否有障礙物,並不需要知道障礙物與機器人的具體距離,因此不....
發表於 2020-10-07 09:09 286次閲讀
超聲波放大電路測距採用了單片機編程技術?

以太網的心跳包組建設計方案

心跳包就是在客户端和服務器間定時通知對方自己狀態的一個自己定義的命令字,按照一定的時間間隔發送,類似....
發表於 2020-09-30 10:49 920次閲讀
以太網的心跳包組建設計方案

手機斷流與各種複雜的應用場景相關,小米將持續改善...

近期小米旗下的MIUI官方微博放出了《小米手機負責人在線》欄目的總結,回答了用户關心的網絡、續航、C....
發表於 2020-09-26 11:11 709次閲讀
手機斷流與各種複雜的應用場景相關,小米將持續改善...

多時鐘設計中時鐘切換電路設計案例

在多時鐘設計中可能需要進行時鐘的切換。由於時鐘之間可能存在相位、頻率等差異,直接切換時鐘可能導致產生....
發表於 2020-09-24 11:20 575次閲讀
多時鐘設計中時鐘切換電路設計案例

一款低功耗的心電信號心電放大器設計方案

心臟是人體中血液循環的動力源泉,依靠心臟的有節律性的搏動,使得血液不斷在體內循環,以維持正常的生命活....
發表於 2020-09-23 15:30 773次閲讀
一款低功耗的心電信號心電放大器設計方案

可根據輸入信號幅度實現自動調整觸發閾值的施密特觸...

基於交叉耦合式熱陰極電子管的這種電路是由美國科學家施密特(O.H.Schmitt)發明的。從那以後,....
發表於 2020-09-07 17:56 193次閲讀
可根據輸入信號幅度實現自動調整觸發閾值的施密特觸...

MOS管設計知識:傳輸管TG的原理及組合邏輯延時...

由兩個鎖存器和中間一個存儲單元(一般是首尾相連的反相器)組成。鎖存器的鎖存時間相反,輸入端鎖存器打開....
發表於 2020-09-07 15:45 267次閲讀
MOS管設計知識:傳輸管TG的原理及組合邏輯延時...

AGC電路分類及AD8347正交解調芯片設計

隨着電磁環境的日益惡化, 不同頻段電磁信號之間的相互串擾, 以及可能出現的人為干擾, 將會導致接收機....
發表於 2020-09-03 17:09 219次閲讀
AGC電路分類及AD8347正交解調芯片設計

數字電路中二進制同步計數器實驗原理及過程

用四通道示波器觀察時鐘clk及各級觸發器輸出的Q0、Q1、Q2信號。根據觀察,在圖2中畫出Q0、Q1....
發表於 2020-08-31 16:55 254次閲讀
數字電路中二進制同步計數器實驗原理及過程

如果我使用時鐘的兩個邊沿驅動同一模塊中的觸發器,會不會有任何問題?

如果我使用時鐘的兩個邊沿驅動同一模塊中的觸發器,會不會有任何問題?...
發表於 2020-08-28 09:22 0次閲讀
如果我使用時鐘的兩個邊沿驅動同一模塊中的觸發器,會不會有任何問題?

基於VHDL文本的時序邏輯電路設計

用VHDL文本設計觸發器,觸發器的類型可任選一種。給出程序設計、仿真分析、硬件測試及詳細實驗過程。
發表於 2020-08-21 17:53 261次閲讀
基於VHDL文本的時序邏輯電路設計

解讀文氏電橋振盪電路設計

電路的放大倍數越大,則電路越容易起振,但只要放大倍數超過3,則輸出波形都將出現削波失真,如果放大倍數....
發表於 2020-08-21 15:24 428次閲讀
解讀文氏電橋振盪電路設計

一文搞懂數據庫的觸發器

觸發器是在對錶進行插入、更新或刪除操作時自動執行的存儲過程,不能被直接調用;
發表於 2020-08-19 17:22 378次閲讀
一文搞懂數據庫的觸發器

MySQL數據庫:drop、truncate和d...

delete是DML(data maintain Language,這個操作會被放到 rollbac....
發表於 2020-08-19 17:22 457次閲讀
MySQL數據庫:drop、truncate和d...

基於掃描的DFT方法掃描設計實現過程和對芯片故障...

隨着ASIC電路結構和功能的日趨複雜,與其相關的測試問題也日益突出。在芯片測試方法和測試向量生成的研....
發表於 2020-08-18 14:57 149次閲讀
基於掃描的DFT方法掃描設計實現過程和對芯片故障...

採用雙觸發排列方法的現代數字示波器

大多數示波器提供了輔助觸發系統或“B”觸發器,允許用户定義範圍更寬的條件。B觸發器等待主(褹)觸發發....
發表於 2020-08-18 14:51 87次閲讀
採用雙觸發排列方法的現代數字示波器

利用FPGA異步復位端口實現同步復位功能,釋放本...

FPGA開發中,一種最常用的復位技術就是“異步復位同步釋放”,這個技術比較難以理解,很多資料對其説得....
發表於 2020-08-18 13:56 101次閲讀
利用FPGA異步復位端口實現同步復位功能,釋放本...

XTR50010和XTR54170半導體系列產品...

這兩大新產品系列擴大了X-REL的創新產品 組合,發揮了新的設計性能,實現了接口和數字控制以及混合信....
發表於 2020-08-17 16:50 94次閲讀
XTR50010和XTR54170半導體系列產品...

數字式超聲波測距儀的工作原理和電路設計

超聲波在氣體、液體及固體中以不同速度傳播,定向性好、能量集中、傳輸過程中衰減較小、反射能力較強。超聲....
發表於 2020-08-17 14:25 144次閲讀
數字式超聲波測距儀的工作原理和電路設計

振動傳感器的應用場景

振動傳感器在測試技術中是關鍵部件之一,它具有成本低、靈敏度高、工作穩定可靠,振動檢測可調節範圍大的優....
發表於 2020-08-14 10:12 287次閲讀
振動傳感器的應用場景

GD32E5 系列定時器全面助力工業互聯網

GD32E5 內置了全新的超高精度定時器(SHRTimer)。它內部擁有 5 個獨立的計數器,可以產....
發表於 2020-08-13 16:43 701次閲讀
GD32E5 系列定時器全面助力工業互聯網

採用時鐘複用技術提高可測性設計的故障覆蓋率

基於掃描路徑法的可測性設計技術是可測性設計(DFT)技術的一個重要的方法,這種方法能夠從芯片外部設定....
發表於 2020-08-12 16:15 119次閲讀
採用時鐘複用技術提高可測性設計的故障覆蓋率

基於AD5422 16 bit串行輸入DAC實現...

Analog Devices AD5422 16 bit串行輸入DAC可以設定為電壓輸出或電流輸出。....
發表於 2020-08-12 14:29 216次閲讀
基於AD5422 16 bit串行輸入DAC實現...

設計一個門控燈開關的詳細資料説明

衞生間是每天必去的地方,晚上進衞生間要開燈、關燈,真是麻煩。有時忘了關燈,還浪費了電能。這裏介紹一種....
發表於 2020-08-09 15:22 253次閲讀
設計一個門控燈開關的詳細資料説明

基於現場可編程門陣列技術設計時鐘分配網絡的應用方...

自產生到現在,現場可編程門陣列(FPGA)以其獨特的優點被成功應用在工業控制、數據通信、計算機硬件等....
發表於 2020-08-06 17:17 101次閲讀
基於現場可編程門陣列技術設計時鐘分配網絡的應用方...

電子計數測頻的工作原理和應用優勢

Tx經放大整形控制雙穩態觸發器形成門控信號,控制閘門的開閉;然後晶搌產生的1MHz的振盪信號,經放大....
發表於 2020-08-06 11:15 102次閲讀
電子計數測頻的工作原理和應用優勢

labview 波形圖顯示問題

採集的信號顯示到波形圖上,當X軸為0-0.5顯示是全部,但是我把X軸最大值改成10後,在運行的時候,波形圖顯示的只有0-0.5...
發表於 2020-08-04 14:55 101次閲讀
labview 波形圖顯示問題

Labview波形圖縱座標隨着數值變化位置也左右搖擺不定,如何固定?

如圖,兩個一樣大的波形圖,但是因為y座標數值不一樣,y座標的位置就不一樣,如何固定住位置? ...
發表於 2020-07-30 10:17 140次閲讀
Labview波形圖縱座標隨着數值變化位置也左右搖擺不定,如何固定?

基於ACEXIK系列FPGA器件EPIK10實現...

該設計選用了Altera公司生產的ACEXIK系列FPGA器件EPIK10實現對8路脈衝量的計數,對....
發表於 2020-07-28 17:07 243次閲讀
基於ACEXIK系列FPGA器件EPIK10實現...

採用單IC實現按鍵式機械開關的替換電路的應用設計

簡單廉價電路使用一個低成本按鍵開關就可以觸發電源的開關。該電路可替換更高價格及外形較大的按鍵式機械開....
發表於 2020-07-26 11:32 249次閲讀
採用單IC實現按鍵式機械開關的替換電路的應用設計

多時鐘域的同步時序設計和幾種處理異步時鐘域接口的...

在數字電路設計中,大部分設計都是同步時序設計,所有的觸發器都是在同一個時鐘節拍下進行翻轉。這樣就簡化....
發表於 2020-07-24 09:52 526次閲讀
多時鐘域的同步時序設計和幾種處理異步時鐘域接口的...

新的PlayStation 5 DualSens...

就控制器而言,這裏沒有很多新信息。但是,我們確實瞭解了自適應觸發器的工作原理,以及Keighley對....
發表於 2020-07-23 15:37 571次閲讀
新的PlayStation 5 DualSens...

羅技與HERMAN MILLER合作打造EMBO...

Herman Miller,負責生產那些令人驚異(昂貴)的辦公椅的公司,希望我和您在比賽時更加重視我....
發表於 2020-07-23 11:55 1016次閲讀
羅技與HERMAN MILLER合作打造EMBO...

負LUT觸發器與未使用的組件配對問題如何解決

你好 我注意到綜合報告在為Zynq 7Z020編譯項目時顯示了> 100%的資源利用率錯誤。 我只在項目中使用FPGA。 以...
發表於 2020-07-16 11:53 102次閲讀
負LUT觸發器與未使用的組件配對問題如何解決

由TCA785可控硅移相觸發器實現的三相全控橋觸...

TCA785可控硅移相觸發器是西門子公司生成的單片可控硅移相觸發電路。它能夠輸出兩路相位差180°的....
發表於 2020-07-16 11:09 295次閲讀
由TCA785可控硅移相觸發器實現的三相全控橋觸...

時序邏輯電路需要了解的關鍵點

Jitter是在時鐘發生器內部產生的,和晶振或者PLL內部電路有關,佈線對其沒有影響。Skew是由不....
發表於 2020-07-13 10:18 177次閲讀
時序邏輯電路需要了解的關鍵點

禁煙警示器的電路圖詳解

本例介紹的禁止吸煙警示器,可用於家庭居室或各種不宜吸煙的場合 (例如醫院、會議室等)。當有人吸煙時,....
發表於 2020-06-27 14:43 725次閲讀
禁煙警示器的電路圖詳解

FPGA的時鐘設計:如何建立時間與保持時間

時鐘是整個電路最重要、最特殊的信號,系統內大部分器件的動作都是在時鐘的跳變沿上進行, 這就要求時鐘信....
發表於 2020-06-26 10:37 453次閲讀
FPGA的時鐘設計:如何建立時間與保持時間

為什麼語句的不完整會導致鎖存器的產生?

時序電路,生成觸發器,觸發器是有使能端的,使能端無效時數據不變,這是觸發器的特性。
發表於 2020-06-26 09:19 858次閲讀
為什麼語句的不完整會導致鎖存器的產生?

觸發器的特性和三大種類

觸發器是計算機記憶裝置的基本單元,它具有把以前的輸入‘記憶’下來的功能,一個觸發器能儲存一位二進制代....
發表於 2020-06-19 16:44 862次閲讀
觸發器的特性和三大種類

DS18B20報警觸發器TH和TL的問題如何解決

        非易失性温度報警觸發器TH和TL。可通過軟件寫入 報警上下限值。 DS18B...
發表於 2020-06-17 05:24 156次閲讀
DS18B20報警觸發器TH和TL的問題如何解決

如何使用DMC為LX50T Virtex-5內的觸發器生成時鐘

大家好, 我正在使用DMC為LX50T Virtex-5內的觸發器生成時鐘。 我在CLKIN和CLKO之間有一個很大的延...
發表於 2020-06-16 14:04 44次閲讀
如何使用DMC為LX50T Virtex-5內的觸發器生成時鐘

SqlServer觸發器調用java接口的方法

SqlServer觸發器調用java接口
發表於 2020-06-15 09:53 155次閲讀
SqlServer觸發器調用java接口的方法

淺談 Serverless 音視頻處理技術

根據函數的實際執行時間按量計費:函數執行結束後,可以通過賬單來查看執行費用,收費粒度精確到 100 ....
發表於 2020-06-13 12:24 2366次閲讀
淺談 Serverless 音視頻處理技術

為什麼左邊那個觸發器下面那個與非門輸入一直1

求救啊
發表於 2020-06-02 17:42 306次閲讀
為什麼左邊那個觸發器下面那個與非門輸入一直1

請問“路由”是什麼意思?

任何人都可以解釋一下,什麼是route-throughsmean以及為什麼使用它們? ,當我在我的設計上運行map命令(xilinx)時,...
發表於 2020-05-27 13:16 99次閲讀
請問“路由”是什麼意思?

我用labview循環從一個串口向四台下位機發送指令,如何讓四台下位機的回傳數據同時輸入波形圖?

我用labview循環從一個串口向四台下位機發送指令,查詢1號,2號,3號,4號,1號.....如此循環查詢,但是想把四個温度曲...
發表於 2020-05-13 17:19 297次閲讀
我用labview循環從一個串口向四台下位機發送指令,如何讓四台下位機的回傳數據同時輸入波形圖?